搜索新闻

用VHDL设计实现的有线顶盒信源发生方案

2、CPLD外部引脚说明
来源:投影时代 更新日期:2008-06-09 作者:佚名
内容导航: 分页浏览| 全文浏览

2、CPLD外部引脚说明

该方案中所用的芯片是Xilinx公司的CPLD9500系列芯片,其类型为XC95108-7PC84。这种芯片共有84个外部引脚,其中5个引脚接地,6个引脚接电源,4个引脚用于JTAG,剩下的引脚为I/O引脚。根据EISA总线的信号特征和信源的要求,该芯片所使用的外部引脚为如图1所示。

图1

图1

图1中输入信号:

DATA_IN15~0输入的数据信号

ADDRESS15~0输入的地址信号

RESET复位信号

AEN地址允许信号

CLK输入时钟信号

IOWI/O写信号

输出信号:

IO_CS16位I/O片选信号

DATA_OUT7~0输出的数据信号

DEN输出数据使能信号

DCLK输出数据时钟信号

 标签:
广告联系:010-82755684 | 010-82755685 手机版:m.chemistr6.com官方微博:weibo.com/pjtime官方微信:pjtime
Copyright (C) 2007 by PjTime.com,投影时代网 版权所有 关于投影时代| 联系我们| 欢迎来稿| 网站地图
返回首页 网友评论 返回顶部 建议反馈
快速评论
验证码: 看不清?点一下
发表评论